FPGA-based Hardware Implementation of Fixed-point Division using Newton-Raphson Method

Буренёва Ольга Игоревна, Olga Y. Kaidanovich

2023

DOI 10.1109/neuront58640.2023.10175844

Достоверность данных 70 средняя

Как считается эта оценка

Складывается из проверяемых признаков самой записи: есть ли у статьи DOI, сколько независимых источников подтвердили её данные, заполнены ли обязательные поля и насколько свежо последнее подтверждение. Снижают оценку расхождения между источниками и отсутствие идентификатора. Значение от 80 означает, что запись опубликована без дополнительной проверки; от 60 до 79 — что она опубликована с пониженной достоверностью и ручная проверка желательна. Запись, выверенную редактором вручную, пересчёт не опускает ниже 90. Это оценка наших данных о статье, а не оценка самой статьи.

Аннотация

The paper is devoted to the study of hardware realization of division algorithms for their implementation in FPGA. Verilog descriptions of the module that performs division using the algorithm without restoring the remainder and the device that implements the Newton–Raphson division method were prepared for the study. Implementations were compared in terms of performance and hardware costs. Analysis of the results showed the advantages of the hardware implementation of the Newton–Raphson division method. In addition, a comparison of modules with the division unit based on the application of LPM CAD Quartus Prime was carried out, it showed the effectiveness of algorithmic solutions.