ANALYSIS OF THE OPERATING EFFICIENCY OF A POWER AMPLIFIER OPERATING IN CURRENT MODE IN 5G MOBILE SYSTEMS

Bulletin of Shakarim University Technical Sciences, 2026

Полный текст Открытый доступ: Gold Метаданные (CSL-JSON)
DOI 10.53360/2788-7995-2026-1(21)-1
Достоверность данных 70 средняя
Как считается эта оценка

Складывается из проверяемых признаков самой записи: есть ли у статьи DOI, сколько независимых источников подтвердили её данные, заполнены ли обязательные поля и насколько свежо последнее подтверждение. Снижают оценку расхождения между источниками и отсутствие идентификатора. Значение от 80 означает, что запись опубликована без дополнительной проверки; от 60 до 79 — что она опубликована с пониженной достоверностью и ручная проверка желательна. Запись, выверенную редактором вручную, пересчёт не опускает ниже 90. Это оценка наших данных о статье, а не оценка самой статьи.

Аннотация

This paper investigates the operating principle, energy efficiency, and frequency-dependent characteristics of a current-mode class-D power amplifier (CMCD) intended for 5G FR1 (sub-6 GHz, below 6 GHz) applications, specifically within the 3.4-3.8 GHz band. The amplifier is based on a classical push-pull CMCD architecture operating in switching mode and demonstrates the potential for high theoretical efficiency by reducing switching losses through minimizing the temporal overlap between current and voltage waveforms. The analysis examines the peak drain voltage, current and voltage waveforms, load conditions, and frequency-dependent parameters. Simulation results show stable operation across 3.4-3.8 GHz, while indicating a decreasing trend in gain and efficiency as frequency increases. This behavior is attributed to increased transistor switching losses and the impact of parasitic parameters of passive components. The results confirm that the CMCD power amplifier is suitable for 5G FR1 mobile communication systems, particularly around 3.5 GHz, and that practical accuracy can be further improved by employing realistic RF transistor models (LDMOS/GaN/CMOS) and explicitly accounting for parasitic effects